雷達(dá)處理器背板JTAG 技術(shù)

　　The Challenge:

　　開發(fā)高級軍事空中雷達(dá)處理器的系統(tǒng)級測試，受到使用傳統(tǒng)測試訪問連接器（TAC）的限制，TAC是從過去的設(shè)計(jì)版本中延續(xù)下來的，只包含較少的可用信號線路。這個(gè)限制意味著外部只有一個(gè)JTAG測試訪問端口（TAP）。需要JTAG拓?fù)浣Y(jié)構(gòu)來計(jì)算系統(tǒng)在出現(xiàn)故障情況下部分關(guān)閉或是一些模塊不合適的可能性。還需要附加的自動(dòng)防故障安裝置來防止不正確的JTAG 訪問導(dǎo)致系統(tǒng)模塊的意外地開啟或關(guān)閉。

　　The Solution:

　　利用先進(jìn)的JTAG/邊界掃描軟件工具以及例如National Semiconductor ScanBridges等商業(yè)TAP拓?fù)湓O(shè)備，創(chuàng)建系統(tǒng)級的測試訪問網(wǎng)絡(luò)。附加的NI硬件和應(yīng)用執(zhí)行軟件將系統(tǒng)從單一的JTAG/邊界掃描提升至功能測試系統(tǒng)。

　　"NI硬件和應(yīng)用執(zhí)行軟件將系統(tǒng)從單一的JTAG/邊界掃描提升至功能測試系統(tǒng)。"

　　本文討論的SELEX 空中雷達(dá)使用了可擴(kuò)展設(shè)計(jì)，它具有動(dòng)態(tài)可重復(fù)配置的活動(dòng)背板，為多個(gè)矢量計(jì)算（VP）板卡進(jìn)行服務(wù)。當(dāng)出現(xiàn)板卡故障時(shí)，這樣的設(shè)計(jì)可以利用智能背板，通過關(guān)閉可疑板卡的電源對服務(wù)進(jìn)行降級。主通信處理器允許通過EFA總線標(biāo)準(zhǔn)、雷達(dá)總線接口、接收器接口和視頻接口對VP 板卡進(jìn)行訪問。

　　在測試系統(tǒng)中，NI PCI-6533用作位于每個(gè)SRI（商店可替換品）上EMId（電子模塊標(biāo)識）設(shè)備的接口。它們帶有元件編號和序列號數(shù)據(jù)等等，還包括最近故障檢測日志。PCI-DIO-96 被作為一個(gè)使用CPLD、有160 個(gè)管腳的DIO，CPLD 將來自測試控制器PC 的I/O 板卡的輸出和輸入進(jìn)行多路復(fù)用。該系統(tǒng)包括了可選的輸入事件阻塞（用于捕捉瞬態(tài)事件）以及所有雙向操作。16 個(gè)I/O 管腳用作控制和狀態(tài)信號，而其他80 個(gè)管腳通過多路復(fù)用，提供了160個(gè)輸出和160 個(gè)輸入，用于對數(shù)字接口進(jìn)行仿真和測試。

　　JTAG/ 邊界掃描測試和ISP（在系統(tǒng)編程）是系統(tǒng)的核心部分，現(xiàn)在被認(rèn)為是用于檢查在生產(chǎn)和原型開發(fā)調(diào)試中線路板（PCBs）和系統(tǒng)是否出現(xiàn)裝配故障以及在發(fā)布設(shè)備中是否出現(xiàn)現(xiàn)場服務(wù)故障的主要手段。

　　邊界掃描測試依賴于內(nèi)置的測試電路以及現(xiàn)代的高度集成的電子設(shè)備（與IEEE 標(biāo)準(zhǔn)1149.1 兼容），邊界掃描測試需要由四個(gè)或五個(gè)數(shù)字接口組成的最小測試接口。這與傳統(tǒng)釘板測試系統(tǒng)的巨大形成了鮮明的對比，釘板測試系統(tǒng)需要數(shù)百個(gè)甚至上千個(gè)測試探針連接。因此，邊界掃描測試器將會降低到串行協(xié)議接口單元的大小，該單元可由PCI、PXI 或是緊湊型工作臺（USB/ 以太網(wǎng)）控制單元提供。將電源簡單地添加到系統(tǒng)中就可以將自治PCB 測試器投入工作。此外，利用ScanBridge TAP 多路復(fù)用器對產(chǎn)品進(jìn)行細(xì)致的設(shè)計(jì)，就可以用單個(gè)控制器訪問系統(tǒng)中的一系列PCB，這樣就構(gòu)建了系統(tǒng)/LRI（線路可替換品）測試器。

　　空中雷達(dá)充分利用了ScanBridge 設(shè)備，將系統(tǒng)劃分為邏輯可訪問模塊。將模擬測量儀器和測試信號多路復(fù)用器等更多周邊接口硬件加入系統(tǒng)之后，系統(tǒng)就從基于“結(jié)構(gòu)化”邊界掃描的測試器升級成功能齊全的集成測試功能的混和信號測試系統(tǒng)。