• 
    <ul id="auswy"><sup id="auswy"></sup></ul>
  • <ul id="auswy"></ul>
    ABB
    關(guān)注中國(guó)自動(dòng)化產(chǎn)業(yè)發(fā)展的先行者!
    CAIAC 2025
    2025工業(yè)安全大會(huì)
    OICT公益講堂
    當(dāng)前位置:首頁(yè) >> 資訊 >> 企業(yè)資訊

    資訊頻道

    賽靈思|將“智能”引入邊緣設(shè)備的理想設(shè)計(jì)平臺(tái)竟是它!
    • 點(diǎn)擊數(shù):1730     發(fā)布時(shí)間:2020-07-29 14:30:00
    • 分享到:
    隨著物聯(lián)網(wǎng)的發(fā)展和互聯(lián)設(shè)備的不斷普及,開(kāi)發(fā)有競(jìng)爭(zhēng)力的物聯(lián)網(wǎng)解決方案的最大難題之一就是:將 “智能” 引入邊緣設(shè)備。
    關(guān)鍵詞:

    隨著物聯(lián)網(wǎng)的發(fā)展和互聯(lián)設(shè)備的不斷普及,開(kāi)發(fā)有競(jìng)爭(zhēng)力的物聯(lián)網(wǎng)解決方案的最大難題之一就是:將 “智能” 引入邊緣設(shè)備。

    邊緣計(jì)算在物聯(lián)網(wǎng)應(yīng)用中至關(guān)重要,因?yàn)樗潜镜鼗A(chǔ)設(shè)施用來(lái)加快實(shí)時(shí)推斷的途徑。邊緣計(jì)算能夠給總體系統(tǒng)帶來(lái)可靠性與性能的顯著改善。

    在邊緣計(jì)算日漸成為新一代互聯(lián)設(shè)備的基礎(chǔ)之際,應(yīng)注重硬件加速器在決定這類應(yīng)用的效率方面所發(fā)揮的重要作用。硬件組件是核心構(gòu)建塊,所以在開(kāi)發(fā)邊緣解決方案時(shí)應(yīng)予以極度重視。

    FPGA技術(shù)多年來(lái)的長(zhǎng)足發(fā)展已經(jīng)讓FPGA躋身為物聯(lián)網(wǎng)邊緣平臺(tái)的主流技術(shù)。FPGA性能先進(jìn),且能以極低時(shí)延提供極高的吞吐量,是邊緣應(yīng)用的理想選擇。

    1.webp1596004475138416.jpg

    iWave的Zynq UltraScale+ MPSoC FPGA SOM

    上圖是 iWave 提供的 Zynq UltraScale+TM MPSoC FPGA SOM。它為方便快捷地實(shí)現(xiàn)圖像/語(yǔ)音識(shí)別、對(duì)象/姿態(tài)檢測(cè)等功能部署提供多功能硬件加速,同時(shí)還提供高度靈活的平臺(tái),幫助開(kāi)發(fā)者持續(xù)優(yōu)化功能、提升競(jìng)爭(zhēng)優(yōu)勢(shì)。在FPGA中實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò),提供了使應(yīng)用適配不斷變化的行業(yè)標(biāo)準(zhǔn)和最終用戶需求的靈活性,這又進(jìn)一步驗(yàn)證了設(shè)計(jì)。在此外,iWave還為快速評(píng)估AI/ML應(yīng)用提供綜合全面的Zynq UltraScale+TM MPSoC 開(kāi)發(fā)平臺(tái)(如下所示)。

    2.webp1596004530893425.jpg

    為什么選擇賽靈思?

    賽靈思可配置深度學(xué)習(xí)處理器單元 (DPU) 引擎專為卷積神經(jīng)網(wǎng)絡(luò)開(kāi)發(fā),可加速AI推斷。

    面向機(jī)器視覺(jué)應(yīng)用的異構(gòu)執(zhí)行環(huán)境推斷速度快、精度高。

    賽靈思Vitis AI平臺(tái)支持多種深度學(xué)習(xí)框架:Caffe、Tensorflow、Darknet、MXNet。

    賽靈思Vitis AI編程模型簡(jiǎn)化在Zynq平臺(tái)上開(kāi)發(fā)和部署深度學(xué)習(xí)應(yīng)用的工作。

    針對(duì)不同的AI應(yīng)用,提供可擴(kuò)展的器件系列。

    賽靈思提供獨(dú)到的模型優(yōu)化和模型壓縮工具,使神經(jīng)網(wǎng)絡(luò)模型的復(fù)雜度降低5至50倍,將AI推斷性能提升到新高度。

    賽靈思DNNDK、Vitis AI Library等AI軟件開(kāi)發(fā)工具為開(kāi)發(fā)工作加速。

    賽靈思FPGA平臺(tái)為AI邊緣計(jì)算解決方案提供訪問(wèn)USB攝像頭、串行數(shù)字接口攝像頭、互聯(lián)網(wǎng)協(xié)議攝像頭以及以太網(wǎng)的便捷接口。

    賽靈思Vitis AI采用iWave提供的 Zynq UltraScale+TM MPSoC SOM實(shí)現(xiàn)AI/ML推

    3.webp.jpg

    該圖顯示了運(yùn)行在iWave Zynq UltraScale+ MPSoC開(kāi)發(fā)套件上的一些使用賽靈思Vitis AI平臺(tái)的AI/ML加速示例。

    Zynq UltraScale+ MPSoC SOM 在 ARM+賽靈思FPGA架構(gòu)中實(shí)現(xiàn)MPSoC和FPGA功能的智能混搭。異構(gòu)ARM多核處理器通過(guò)高性能的非實(shí)時(shí)處理(如系統(tǒng)引導(dǎo)、外圍設(shè)備管理、服務(wù)器通信等)補(bǔ)充邊緣應(yīng)用,同時(shí)使用Vitis AI模型從FPGA卸載并執(zhí)行重要的實(shí)時(shí)任務(wù)。

    由于支持多種類型的神經(jīng)網(wǎng)絡(luò),賽靈思Vitis AI平臺(tái)處于持續(xù)的演進(jìn)發(fā)展中,不斷集成新算法和先進(jìn)算法,為AI/ML應(yīng)用提高確定性和推斷速度。iWave能夠根據(jù)各種應(yīng)用需求,為龐大的Vitis AI模型庫(kù)提供支持。 

    工業(yè)邊緣應(yīng)用示例

    智能城市:使用FPGA加速和神經(jīng)網(wǎng)絡(luò)的組合來(lái)執(zhí)行實(shí)時(shí)監(jiān)控和推理的智能平臺(tái)。

    ADAS:能夠通過(guò)板載AI/ML算法生成準(zhǔn)確和及時(shí)推理結(jié)果的實(shí)時(shí)計(jì)算平臺(tái)。

    工業(yè)自動(dòng)化:由AI提供支持的智能設(shè)備能夠感知、連接和計(jì)算海量數(shù)據(jù)流,并開(kāi)展預(yù)測(cè)性維護(hù)和生成智能、直觀的決策。

    智能醫(yī)療:使用AI/ML加速的設(shè)備開(kāi)展實(shí)時(shí)監(jiān)控與診斷,完成疾病的早期診斷。

    結(jié) 論

    毋庸諱言,邊緣計(jì)算憑借極具競(jìng)爭(zhēng)力的應(yīng)用,繼續(xù)推動(dòng)物聯(lián)網(wǎng)生態(tài)系統(tǒng)的變革。iWave的賽靈思平臺(tái)為AI/ML推斷提供高性能硬件加速,以更低成本、更短交付周期加快創(chuàng)新步伐。 

    來(lái)源:邊緣計(jì)算產(chǎn)業(yè)聯(lián)盟

    熱點(diǎn)新聞

    推薦產(chǎn)品

    x
    • 在線反饋
    1.我有以下需求:



    2.詳細(xì)的需求:
    姓名:
    單位:
    電話:
    郵件: